PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-182260

(43) Date of publication of application: 14.08.1986

(51)Int.Cl.

H01L 29/74

(21)Application number: 60-021887

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

08.02.1985

(72)Inventor: TAKIGAMI KATSUHIKO


OHASHI HIROMICHI YOTSUDO TAKASHI NAKAGAWA AKIO


(54) GATE TURN-OFF THYRISTOR

(57) Abstract:

PURPOSE: To increase the maximum turn-off currents ITGQM of a GTO largely by burying a metallic layer into a P base layer and connecting the metallic layer to a gate electrode.

CONSTITUTION: A metal is buried into grooves 6 in a P-type Si substrate 1-1. An Si substrate 1-2 consisting of P-N-P three layers is prepared. Surfaces to be bonded of both substrates are mirror-polished, and mirror surfaces are bonded mutually through degreasing, the removal of contaminated films, washing by water and centrifugal drying, and unified at $1,000 \sim 1,200^{\circ}\,$ C. A P layer 4 is polished in predetermined thickness, P is diffused to shape N+ layers 5a, 5b, and an etched groove 20 reaching the metallic layers 6 is formed in the layer 4. An anode electrode 7, cathode electrodes 8 and gate electrodes 9, 10 for a turn- OFF are attached. According to the constitution, currents are sucked out of gates on a gate turn-OFF, and lateral resistance in a P base layer is reduced remarkably, thus largely increasing ITGQM. Zener currents may not be flowed after the turn-OFF, and the temperature rise of the gate sections is also inhibited, thus resulting in effectiveness of operation at high frequency.





(19) 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 昭61-182260

@Int_.Cl_{.⁴}

識別記号

庁内整理番号

匈公開 昭和61年(1986)8月14日

H 01 L 29/74

7216-5F

審査請求 未請求 発明の数 1 (全6頁)

匈発明の名称 ゲートターンオフサイリスタ

②特 願 昭60-21887

②出 願 昭60(1985)2月8日

@発 明 者 淹 上 克 彦 70発 明 大 橋 弘 者 通 ⑫発 明 者 孝 四 戸 ⑫発 明 者]]] 中 明 夫 川崎市幸区小向東芝町1 川崎市幸区小向東芝町1 川崎市幸区小向東芝町1 川崎市幸区小向東芝町1 川崎市幸区加川町72番地 株式会社東芝総合研究所内 株式会社東芝総合研究所内 株式会社東芝総合研究所内 株式会社東芝総合研究所内

⑪出 願 人 株式会社東芝⑫代 理 人 弁理士 則近 憲佑

外1名

明

1. 発明の名称

ゲートターンオフサイリスタ

細、

- 2. 特許請求の範囲
- (1). PNPNの四層の半導体から構成してなるゲートターンオフサイリスタにおいて、前記 PNPNの四層の中間のいずれか一方の半導体層に集電用の金属層を埋設したととを特徴とするゲートターンオフサイリスタ。
- (2). 中間のN型半導体圏とアノード側のP型半導体層とが部分的に短絡していることを特徴とする特許求の範囲第1項記載のゲートターンオフサイリスタ。
- (3). 中間の半導体層に埋設する金属層が、絶縁物によって覆われていることを特徴とする特許請求の範囲第1項配載のゲートターンオフサイリスタ。
- (4). 絶縁物が留化物であることを特徴とする特許請求の範囲第3項記載のゲートターンオフサイリスタ。
 - (5). 中間の半導体層に埋設する金属層はカソード

側のN型半導体層に対応してくり抜いてあることを特徴とする特許請求の範囲第1項記載のゲートターンオフサイリスタ。

- (6).金属層は中間のN型半導体層に埋設し、該N型半導体層上にゲート電極を設け、該ゲート電極と金属層との間の領汎を高不純物漁废で構成したとを特徴とする特許額の範囲第1項記載のゲートターンオフサイリスタ。
- (7)、ペース中に埋設する金属層の形成は、半導体を直接圧着する製造法を用いることを特徴とする 特許財政の範囲第1項記載のゲートターンオフサイリスタ。
- (8),前記ペース層内に埋設する金属層から、カソード側主面に設けるゲート電極までの引出しを、前記カソード側主面を部分的に凹部を設け、前記埋設金属層に達する深さでAL等の金属膜を用い電気的に接続することを特徴とする特許譲収の範囲第1項記載のゲートターンオフサイリスタ。
 - (9). 前記ペース層内に埋設する金属層からカソード側主面に引出したゲート電極と、エミッタとの

間をMOSFET等の低抵抗スイッチング素子で短絡したことを特徴とする特許請求の範囲第1項記載のゲートターンオフサイリスタ。

3. 発明の詳細な説明

(発明の技術分野)

この発明はゲートターンオフサイリスタに関するものである。

〔発明の技術的背景とその問題点〕

ゲートターンオフサイリスタ(GTO)は、サイリスタの特徴を有していながらゲートにオフバイアスを加えることによって、主電流をターンオフ出来る電流の制御性を有しているため近年等しく進歩をとげている。

特にGTOの性能を表わす一つの指標として、最大ターンオフ電流がある。GTOの最大ターンオフ電流がある。GTOの最大ターンオフ電流(ITaqui)を上げる方策は多数あるが、その効果が大きなものにNベース層の厚さを大きくする多まと、Pベース層の横方向抵抗を低波する方法がある。Nベースの厚さを大きくする方法は、順方向電圧降下(Vr)の増加を伴たりため、電圧定格の

(3)

ゲートターンオフ時にゲートから電流を吸い出す ものである。

〔発明の効果〕

本発明によれば、従来のGTOで問題となっていた、ゲートターンオフ時にゲート電極から吸い出される電流がPベースの横方向抵抗中を流れる象によって生じる電圧降下を、極めて低くできる。したがって、ターンオフ時に印加する逆電にしたがって、ターンオフ時に印加する逆電に大がってといい。通常GTOのゲート・カソード間に印加まするには、降服電圧程度までであるから、一般には15~20 である。したがってとの限られた電圧を有効に使うには、本発明の如く、横方向電圧になる。

本発明によれば上記の如く、ITGQMが増加するだけでなく、ターンオフ後にツェナー電流を流さずに過むのでゲート電力損失が無く、かつGTOのゲート部の温度上昇が抑えられ、高周波運転時などにおいては、特にその有効性が顕著となる。

面から必要とされる以外はこの方法は用いない。

また、Pベース層の横方向抵抗を減少させる方法はITGQMを高める事が容易であるが、横方向抵抗を低減するには一般的にPベースの不純物酸度を高くする事である。Pベースの不純物酸度を高めると周知のようにNエミッタの不純物機度との破皮をもたらし、Nエミッタからのエレクトロンの注入効率を下げる。

その結果、GTOのラッチング電流が数十アンペアから百アンペアを超える程になる。その他 Vr も増加させるといり問題点があった。

〔発明の目的〕

本発明の目的は上記問題点に鑑み、Nエミッタからの注入効率を低下させずに、Pベース層内の 横方向抵抗を著しく低くして、ITGQMを大幅に増加する方法を提供することにある。

〔発明の概要〕

本発明は、この目的を達成するために半導体基体、特にPペース層内に金属層を埋設して、この金属層とゲート電極とを接続することによって、

(4)

〔発明の実施例〕

第1図に本発明の一実施例を示す。図中の番号は第2~第8図までを通して同一部分には同一番号を使用する。

第1図(A)はP型半導体基板1~1に金属層を 埋設するためのආ部 6'~1~6~4を散けたものを示 す。同図の X - X' 面の平面図を第1図(B) に示す。

第2図は、第1図(A)のX-X^{*}面に金属を付着せしめ、その後研磨して同図のような形状にし2-Z^{*}面を形成する。この時前述した蔣部に残っている金属 6~1から 6~4 がこれ以後 詳述する P ベース 層内の埋散金属層である。

との時、P型半導体層は製造時のピンセットワークで破損しないような厚さ例えば 200 μm 程度以上にする。

第3図は、前述のP型半導体態板1~1とPNPの三層半導体基板1~2を図の如く向い合せ、下記の要領で直接貼り合せる。

二枚の半導体基板の被接着面を鏡面研磨して表面粗さ 500Å以下に形成する。そして半導体務板の

表面状態によっては脱脂およびスティンフィルム除去の前処理を行かり。81 基板であれば、このHFの単は例えば、H2O2+H2SO4→王水ポイル→HFのよりな工程とする。この後基板を消浄な水水の発生とする。この形水処理は発面に過剰のでは、全球を開発して、変化が増加速をする。このでは、大力のでは、大力を発生がである。このでは、大力を発生がである。このでは、大力を発生がである。このでは、大力を発生がである。このでは、大力を発生がである。このでは、大力を発生がで、大力を発生が、大力を発生が、大力を発生が、大力を発生が、大力を発生がある。31 基板の場合のである。

上述の如く、貼り合せにより一体化した基板を、 第4図の如く、先づP層4を数十μmに研磨した後 リンなどを熱拡散しN+層を複数個5a~5b形成する。 更にPペースの一部をエッチングして前述した 金属層6に達せるまで溝20を掴る。

その後、第 5 図で示すようにアノード電極 7 . カソード電極 8 a . 8 b . ターンオフ用ゲート電極 9 .

(7)

ると、それまでNエミッタ値下全域にわたって流れていた電流領域が縮少し、やがて個々のNエミッタ 5a,5b の中央部直下のみの導通状態となる。 (第5図の実験)

更にターンオフが進むと、電流はカソード電板8a,8bから流れなくなり、即ち、Nエミッタ 5a,5bからのエレクトロンの注入が停止され、Nベース中の残留間荷は、Pベース層を経てゲート電極から吸い出される。この時、従来のGTOであればPベース層の横方向抵抗により電圧降下が生じ、ゲート逆電圧の効力を損なうが、第5図に示す本発明によれば、残留電荷は、同図中の破線の如く、金属層6に流入し、極めて低抵抗である金属中を、電圧降下を伴なわずにゲート電極10に達し、排出される。

上記の如く、本発明は、ターンオフが効率良く 行なわれるため既述の ITGQM が、高くとれるとと が大きな特徴である。

本発明は上記実施例に限られず、種々の変形が可能である。例えば、第7図に示すように、金属

ターンオフ用ゲート 電極 10a,10b を設けGTO 器子 に仕上げる。

第6回は、第5回のものと基本的に同じであるが、金属層6とオフ用ゲート電極10a,10bとの連結を、Pベース層の不納物濃度(P)より高い濃度(P+)例えば1×10¹⁰(cm⁻¹)以上のものを部分的に拡散してコンタクトをとっている。

とて基本の構造図である第5 図をもちいて動作説明をする。先づ、アノード7 (A) に正電位、カソード8a,8b (K) に負の電位を印加した状態で、オン用ゲート9 (G1)に正電位、カソード8a,8b(K)に負電位を印加すると、よく知られているようにNエミッタ5a,5b からエレクトロンが注入される、とのエレクトロンは同図の金属層 6 の欠落しているの分を通過し、Nベースを経由して、Pエミッタの注入を促し、正帰選モードに移る。

一方、ゲートターンオフは、ターンオフ用ゲート電極 10a,10b に負電位、カソード電極 8a,8b(K) に正電位が印加されるオフゲートパルスを入力す

(8)

層6の周囲の一部を窒化物なでの絶縁物20で被覆する方法でも良い。

また第8図のように、Pベース層内で殆ど電圧降下なくカソード側主表面へ引出した金属層の電位をゲート電極10とコンタクトし、更にPベース層内に拡散等により設けられたP型高濃度不純物層40(P⁺) およびN型高濃度不純物層30(N⁺), 絶線膜50, ゲート電極60(G_a)およびNミッター5からなるMOSFETでゲート・カソード間を任意の時刻に短絡する構造にし、ゲートターンオフをより促進する方法でも良い。

4. 図面の簡単な説明

第1図乃至第5図は本発明の一実施例の累子製 ・造工程を示すもので、第1図は第1の半導体基板 の構成を示す図、第2図は第1の半導体基板に金 属層を設けた時の断面図、第3図は第1及び第2 の半導体基板をつき合せた図、第4図は2枚の半 導体基板を貼り合せた後、四層案子にに仕上げた 図、第5図は本発明を用いて完成したGTOの断面 図、第6図から第8図までは、本発明の他の実施 例を示す断面図である。

1 …半導体基板。

6 … 金 腐 層、

7…アノード電極、


8 …カソード電極。


9 … ゲート電極、


10 … ゲート 電極。

(7317) 弁理士 則 近 憲 佑 (ほか1名)


(1)







第 7 図



第 8 図

